rafaelcorsi/bits

rafaelcorsi/bits 镜像说明

镜像概述

本镜像集成了Cyclone V Intel FPGA开发所需的核心开源工具集，包括Yosys（逻辑综合工具）、nextpnr（布局布线工具）、mistral（Cyclone V架构支持库）和openfpgaloader（FPGA烧录工具），为开发者提供一站式的FPGA开发环境，无需手动安装和配置各工具依赖。

核心功能

1. 逻辑综合：通过Yosys将Verilog代码转换为FPGA可识别的网表文件；
2. 布局布线：使用nextpnr结合mistral库完成Cyclone V芯片的布局布线；
3. 烧录验证：通过openfpgaloader将生成的比特流文件烧录到Cyclone V FPGA硬件中。

使用场景

• Cyclone V FPGA原型验证项目开发；
• 开源FPGA设计方案的快速验证；
• FPGA初学者学习开源工具链的实践环境。

配置说明

使用时建议挂载本地设计文件目录到容器内，以便直接访问设计代码和输出文件。

部署示例

Docker Run命令

bash
docker run -it --rm -v $(pwd):/workspace docker.xuanyuan.run/rafaelcorsi/bits

该命令会启动容器并将当前目录挂载到容器内的/workspace路径，开发者可在容器内直接操作本地设计文件。

典型工作流示例

在容器内执行以下步骤完成FPGA设计：

1. 使用Yosys综合Verilog代码：yosys -p "read_verilog design.v; synth_ice40 -json design.json"（注：需适配Cyclone V参数）；
2. 使用nextpnr进行布局布线：nextpnr-cyclonev --json design.json --textcfg design.cfg；
3. 生成比特流文件；
4. 用openfpgaloader烧录：openfpgaloader -b <board_name> design.bit。